您现在的位置:首页 > 产品万花筒 > 如何优化PCIe 应用中的时钟分配

如何优化PCIe 应用中的时钟分配

关键词:电机控制电源噪声抖动时钟缓冲器

来源:互联网    2015-09-25

 

图  解决方案

使用 LMK00338 等 RefClk 缓冲器的服务器卡实例

在使用缓冲器分配 RefClk 时,需要考虑缓冲器引起的附加抖动。附加抖动的定义是器件本身对输入信号产生的额外抖动量,计算方法是:

假设噪声过程是随机的,而且输入噪声与输出噪声无关。缓冲器的抖动输出可通过该公式计算:

LMK00338 是一款超低附加抖动 PCIe 时钟缓冲器。对于第 3 代 PCIe 应用而言,一般具有 30fs rms 的附加抖动。表 3 是应用不同 PCIe 滤波器函数时的附加抖动性能。表 4:LMK00338 的附加抖动性能

CDCM6208 等第 3 代 PCIe 高性能时钟生成器可提供具有 160.66fs rms 抖动(2MHz 至 5MHz 滤波器)的 RefClk。如果对该时钟进行分配,LMK00338 会向 RefClk 信号增加 25fs rms 的抖动。使用以上计算公式计算出的输出抖动仅为 162.54 fs rms(表 5)。在最坏的情况下,RefClk 生成器可能具有 999fs rms 的抖动,使用 LMK00338 不会超出第 3 代 PCIe 的抖动限值。

表 5 是未应用 PCIe 滤波器函数时 LMK00338 的附加抖动性能。由于具有 77 fs rms 的低附加抖动(集成带宽:12kHz 至 20MHz),因此该缓冲器适用于大部分使用 HCSL 信号传输技术的高性能时钟应用。另外还提供更小的 4 输出版本。

表 5:低抖动 RefClk 源 (CDCM6208) 驱动的时钟缓冲器的效果。

多个服务器卡中存在的共同问题是电源噪声问题。噪声可能来自多个噪声源,首先是开关电源,以及 CPU、ASIC 或 FPGA 等数字电路。电源旁路将帮助过滤掉其中一部分噪声,而剩下的噪声则将影响器件性能。在剩余噪声影响时钟分配器件电源时,会导致窄带相位调制以及时钟输出的幅度调制。

在 100kHz 至 10MHz 的噪声频率范围内,LMK00338 可在 100MHz 输出频率下表现出低于 -75dBc 的优异电源纹波抑制 (PSRR) 特性。这种噪声抗扰度将帮助简化电源旁路,是 LMK00338 的另一大重要优势。

以上分析表明,只要 RefClk 生成器符合抖动要求,就可以放心大胆地在通用 RefClk 系统中使用超低附加抖动时钟缓冲器。

此外,LMK00338 的通用输入级不仅可接收任何差分或单端信号,而且还可将其转换为 8 HCSL 输出。对于第 4 代 PCIe 而言,最大 RefClk 抖动可假定为远远小于 1ps rms。因此,支持缓冲的通用 RefClk 架构将更适合更严格的较新 PCIe 标准。


我来说两句