增强互连封装技术 1200 V SiC MOSFET单管设计
近年来，为了更好地实现自然资源可持续利用，需要更多节能产品，因此，关于焊机能效的强制性规定应运而生。经改进的碳化硅CoolSiC™ MOSFET 1200 V采用基于.XT扩散焊技术的TO-247封装，其非常规封装和热设计方法通过改良设计提高了能效和功率密度。
>>详情
IC（集成电路）封装的热性能可以通过几个不同的参数来指定，例如 θ JA、θ JB、θ JC、Ψ JT和 Ψ JB。更深入地了解这些参数可以帮助我们更准确地估计我们产品的热性能。有了这些知识，我们就可以避免对我们的设计施加不必要的限制，或者预测从热学角度来看边缘设计的潜在缺陷。
>>详情
在多门和引脚数量众多的集成电路中，集成度呈指数级增长。得益于球栅阵列 (ball grid array ，即BGA) 封装的发展，这些芯片变得更加可靠、稳健，使用起来也更加方便。BGA 封装的尺寸和厚度都很小，引脚数则更多。然而，BGA 串扰严重影响了信号完整性，从而限制了 BGA 封装的应用。下面我们来探讨一下 BGA 封装和 BGA 串扰的问题。
>>详情
在2022年底举办的 TSMC OIP 研讨会上，Cadence 资深半导体封装管理总监 John Park 先生展示了面向TSMC InFO 技术的高级自动布线功能。InFO 的全称为“集成式扇出型封装（integrated fanout）”，是一种适用于高级封装的低性能、低复杂度的技术。下图是 TSMC 演示文稿中一张介绍 InFO 的幻灯片，不难发现，InFO 有许多不同的类型。
>>详情
随着高性能半导体需求的不断增加，半导体市场越来越意识到“封装工艺”的重要性。 顺应发展潮流，SK海力士为了量产基于HBM（High Bandwidth Memory，高带宽存储器）的先进封装产品和开发下一代封装技术，尽力确保生产线投资与资源。
>>详情
在当今的封装设计行业中，设计重用是加快设计周期的关键，因为上市速度决定了产品能否大获成功。大多数的封装设计都可能采用引线键合，因此可以在不同的设计中共享引线键合信息非常重要。然而，设计重用和 ECO（Engineering Change Order，工程变更命令）可能会造成与引线键合相关的封装设计问题，从而影响设计完整性，有时还会在设计过程的后期阶段导致设计失败。
>>详情
本文重点介绍第二种工艺。通过对印刷锡膏方案的剖析发现，在Bumping工艺中Bump的高度和共面度（同一颗芯片上Bump高度最大值最小值之差，差值越低越好）是最重要的关键指标（如图1.1、图1.2）。下面从钢网的工艺和设计、锡膏的特性等方面进行分析。
>>详情
移动数据的迅速攀升、蓬勃发展的人工智能及机器学习（AI / ML）应用，以及 5G 通信对带宽前所未有的需求，导致对现有云数据中心的服务器、存储和网络架构形成了巨大压力。这些颇具挑战性的应用需要高 I / O 带宽和低延迟通信的支持。
>>详情
近年来，工业应用对MOSFET 的需求越来越高。从机械解决方案和更苛刻的应用条件都要求半导体制造商开发出新的封装方案和实施技术改进。从最初的通孔封装（插件）到 DPAK 或 D2PAK 等表面贴装器件 (SMD)，再到最新的无引脚封装，以及内部硅技术的显著改进，MOSFET 解决方案正在不断发展，以更好地满足工业市场新的要求。本文介绍了 TOLT 的封装方案、热性能和电路板的可靠性。
>>详情近几年来，板级电源模块产品呈现爆炸式发展态势，其集成度高、体积紧凑的优点，吸引了越来越多的终端客户选择。而越来越多的应用类型、越来越复杂的使用场景，也对电源模块产品提出了更高的挑战。如何达到性能？如何提升用户设计体验？如何增强可靠性？各种尖锐的问题，促使IC电源厂商不断追求着控制策略优化、工艺优化、设计结构优化。
>>详情
在微信里搜索“Chinaecnet”或
在手机上扫描二维码
添加中电网微信账号
